Funktionaler Entwurf digitaler Schaltungen

1 Einleitung.- 1.1 Entwicklung der Integrationstechnik.- 1.2 Motivation der Entwurfsautomatisierung.- 1.3 Entwurfsaufgaben.- 2 Zielstrukturen und -technologien.- 2.1 Realisierungsalternativen.- 2.1.1 Halbleitertechnologien.- 2.1.2 Grundlagen der CMOS-Technik.- 2.1.3 Fertigungsstrukturen.- 2.1.4 Systemintegration.- 2.2 Vollkunden-Entwürfe.- 2.2.1 Einführung in den Layoutentwurf.- 2.2.2 Statisches CMOS.- 2.2.3 Switch-Logik und Speicherelemente.- 2.2.4 CMOS-Alternativen.- 2.2.5 Reguläre Layout-Strukturen.- 2.2.6 Allgemeines zum Vollkunden-Entwurf.- 2.3 Anwendungsspezifische Entwürfe.- 2.3.1 Standardzellen.- 2.3.2 Makrozellen.- 2.3.3 Gate-Arrays und Sea-of-Gates.- 2.3.4 Allgemeines zum ASIC-Entwurf.- 2.4 Anwenderprogrammierbare Schaltungen.- 2.4.1 Speicherbausteine.- 2.4.2 Programmierbare logische Felder (PLDs).- 2.4.3 Programmierbare Logikbausteine (PGAs).- 2.4.4 Allgemeines zu programmierbaren Schaltungen.- 2.5 Übungsaufgabe.- 3 Theoretische Grundlagen.- 3.1 Grundlagen aus der Graphentheorie.- 3.2 Grundlagen aus der Algebra.- 3.3 Grundlagen aus der Logik.- 3.3.1 Boolesche Funktionen.- 3.3.2 Funktionsdarstellung mit Würfeln.- 3.3.3 Funktionsdarstellung mit Graphen.- 3.4 Grundalgorithmen.- 3.4.1 Komplexitätsklassen.- 3.4.2 Aufteilungsprobleme.- 3.4.3 Überdeckungsprobleme.- 3.4.4 Graphenprobleme.- 3.4.5 Mehrzieloptimierung.- 3.5 Übungsaufgaben.- 4 Logikentwurf.- 4.1 Aufgabenstellung.- 4.1.1 Zweck des Logikentwurfs.- 4.1.2 Optimierungsziele.- 4.1.3 Formalisierung.- 4.2 Synthese zweistufiger Logik.- 4.2.1 Exakte Minimierung.- 4.2.2 Minimierung monotoner Funktionen.- 4.2.3 Einfache heuristische Minimierung.- 4.2.4 Iterative heuristische Minimierung.- 4.3 Synthese mehrstufiger Logik.- 4.3.1 Überblick.- 4.3.2 Boolesche Netze.- 4.3.3 Faktorisierung.- 4.3.4 Division und Kerne.- 4.3.5 Minimierungsalgorithmen.- 4.3.6 Interne don’t cares.- 4.3.7 Globale Minimierung.- 4.4 Technologieanpassung.- 4.4.1 Zellenbasierte Entwürfe.- 4.4.2 Programmierbare Logikbausteine.- 4.5 Analyse kombinatorischer Schaltungen.- 4.5.1 Logische Entwurfsanalyse.- 4.5.2 Zeitliche Entwurfsanalyse.- 4.5.3 Fertigungstest.- 4.6 Übungsaufgaben.- 5 Steuerwerksentwurf.- 5.1 Grundstrukturen sequentieller Schaltungen.- 5.1.1 Synchrone integrierte Schaltwerke.- 5.1.2 Zerlegung und Zusammenschaltung von Schaltwerken.- 5.1.3 Steuerwerksstrukturen.- 5.2 Entwurfsablauf.- 5.2.1 Strukturoptimierung.- 5.2.2 Optimierte Synthese.- 5.3 Schnittstellenoptimierung.- 5.3.1 Symbolische und mehrwertige Variablen.- 5.3.2 Eingabecodierung.- 5.3.3 Ausgabecodierung.- 5.4 Zustandscodierung.- 5.4.1 Allgemeines.- 5.4.2 Optimierungsmöglichkeiten.- 5.4.3 Codierbedingungen.- 5.4.4 Codezuweisung.- 5.5 Zustandsreduktion.- 5.5.1 Vollständig spezifizierte Steuerwerke.- 5.5.2 Unvollständig spezifizierte Steuerwerke.- 5.6 Übungsaufgaben.- 6 Weitere Entwurfswerkzeuge.- 6.1 Datenpfadentwurf.- 6.1.1 Grundbausteine.- 6.1.2 Verhaltensbeschreibung mit Flußgraphen.- 6.1.3 Scheduling, Allokation und Zuweisung.- 6.1.4 Verarbeitungsalternativen.- 6.2 Hardware-Beschreibungssprachen.- 6.2.1 Einführung.- 6.2.2 EDIF.- 6.2.3 VHDL.- 6.3 Entwurfsumgebungen (Frameworks).